中国电子技术网

设为首页 网站地图 加入收藏

 
 
 
  • 首页 > 新品 > Microchip推出首款符合DB2000Q/QL及PCIe第四代和第五代低抖动标准的时钟缓冲器

Microchip推出首款符合DB2000Q/QL及PCIe第四代和第五代低抖动标准的时钟缓冲器

关键词:PCIe时钟缓冲器 ZL40292 ZL40293 数据中心 存储设备

时间:2019-06-27 13:56:15      来源:Microchip

20路输出PCIe时钟缓冲器是下一代服务器、数据中心、存储设备及其他PCIe应用的理想选择

随着数据中心向更高的带宽和更高速的基础架构迁移,对更高性能时序器件的需求变的至关重要。Microchip Technology Inc.(美国微芯科技公司)近日宣布推出面向下一代数据中心应用的四款全新20路微分时钟缓冲器,远超PCIe®第五代(Gen 5)防抖标准。新推出的ZL40292(终端电阻85Ω)和ZL40293(终端电阻100Ω)专门依据最新的DB2000Q规格设计,而ZL40294(终端电阻85Ω)和ZL40295(终端电阻100Ω)则依照DB2000QL行业标准设计。所有新产品均可适用于下一代服务器、数据中心、存储设备及其他PCIe应用,且同时满足PCIe第一代、第二代、第三代和第四代的规格。

每个缓冲器都是芯片组的理想补充,其中数据中心服务器和存储设备中的多个外围组件(如中央处理单元(CPU)、现场可编程门阵列(FPGA)和物理层(PHY)),以及许多其他PCIe应用程序需要分布式时钟。该缓冲器具有的大约20飞秒(~20 fs)的低附加抖动,远超DB2000Q/QL规格的80飞秒(80 fs),为设计师留出巨大空间,能够在增加数据处理速率的同时,满足紧凑的时序预算要求。当时钟分配到多达20路输出时,上述器件可实现超低抖动,确保缓冲器时钟信号的完整性和质量。

新型时钟缓冲器通过低功耗高速电流转向逻辑(LP-HCSL)实现低功耗,将大幅减少功耗方面的预算。与标准高速电流转向逻辑(HCSL)相比,LP-HCSL可节省三分之一功耗,大幅减少用电量。这一性能可帮助客户在电路板上实现更长的走线,改善信号通路,同时减少元件,节省电路板空间。以ZL40292为例,相比传统HCSL缓冲器,它最多可省去80个终端电阻(平均每路4个)。

Microchip时序与通信业务部副总裁Rami Kanama表示:“Microchip可提供业内最丰富的时钟和时序产品,并一直致力于开发面向更高速的数据中心和企业基础架构等下一代网络应用的高标准解决方案。Microchip此前推出性能卓越的PCIe第五代器件,可为工程师留出更大的设计空间,让他们能够更加专注设计,可帮助寻找符合DB2000Q和DB2000QL规格时钟缓冲器的客户快速开始设计流程。”

  • 分享到:

 

猜你喜欢

2019“芯动北京”中关村IC产业论坛即