ispXPGA/XPLD:ISP拓展编程的XPLD系列

关键词：FPGA CPLD

时间：2004-04-05 14:57:00 来源：中电网

“ispXPGA有139K到1.25M系统门,160到496个I/O引脚;ispXPLD 5000MX系列有256-1024宏单元ISP PLD.

”

3月份,Lattice公司推出在系统可编(ISP)拓展编程的XPLD系列.该系列有FPGA和CPLD两种产品: ispXPGA具有不挥发性能,能无限制地进行重新配置,加电到即用只有微秒级(典型200us)时间,不需要外接配置存储器,有良好的设计安全性,没有码流会被截取,逻辑密度高,适宜系统级集成,有139K到1.25M系统门,160到496个I/O引脚,工作电压1.8V,有高性能可编功能单元(PFU),每个PFU有四个LUT-4,每个LUT-4有双触发器,有专用逻辑用于加法器,乘法器,乘法器和计数器,有灵活的存储器资源,每个PFU有64位分布式存储器,可进行单口,双口,FIFGO和移位寄存器工作,真正的PLL技术,10MHz到320MHz时钟,时钟乘法和除法以及相位调整,移位时钟每步250ps,其超快的串行通信高达850Mbps,每个器件有20个通道,支持IEEE 1532和1149.1,有微处理器配置接口.

ispXPLD 5000MX系列有256-1024宏单元ISP PLD,灵活的多功能区块(MFB)架构有多达136个输入的SuperWIDE,有算法功能,单或双口SRAM,FIFO,三重的CAM; sysCLOCK PLL时序控制能在1和32间进行乘和除,外部反馈功能和时钟移位功能; sysCLOCK接口有1.8V/2.5V/33V的LVCMOS,可编阻抗;扩展的在系统编程性(ispXP)是通过IEEE 1532接口完成;引脚到引脚的最大延迟为4.0ns,时钟最大为300MHz,1.8V的静态功耗为20到50mA, 2.5V/3.3V时为30-60mA,容易进行系统集成,宏单元从256个到1024个,多功能区块8-32个,RAM从128Kb到512Kb,CAM从48Kb到192Kb,系统门从75K到300K,I/O引脚从141到381个.

两种器件都有很好的安全保密性能,它不需要外部的配置信号流,完全防止对数据流的"窥探",特别适合军事方面的和对安全性有较高要求的应用.它的非易失的安全位对PLD的形式提供保护,可防止回读.该器件是不需要引导PROM或外部存储器的单芯片解决方案,从而简化了设计流程,节省了电路板空间,减少了库存、处理及制造方面的成本以及提高了可靠性.

这两个系列产品支持1.8、2.5或3.3伏的供电电压.下图是产品外形图.详情请上网:www.latticesemi.com

声明：本网站原创内容，如需转载，请注明出处；本网站转载的内容（文章、图片、视频）等资料版权归原网站所有。如我们采用了您不宜公开的文章或图片，未能及时和您确认，避免给双方造成不必要的经济损失，请电邮联系我们，以便迅速采取适当处理措施；欢迎投稿，邮箱： editors@eccn.com。

分享到：

[上一篇：] OPA734/5:高压零漂移精密放大器

[下一篇：] HDMP-0540:4Gb光盘存储阵列回路开关