“ASIC 100万-220万门,DSP区块3万-140万门,8.8Mb RAM和350MHz系统性能.
”| 1月25日讯,Altera公司推出下一代结构化ASIC方案--HardCopy II系列,包括有5种产品HC210W,HC210,HC220,HC230和HC240,其ASIC门从100万门到220万门.HardCopy II器件是业内最出众的结构化ASIC，采用了独特的FPGA前端设计方法，每百万ASIC逻辑门价格低至$15.HardCopy II结构化ASIC构建在新的精细粒度体系结构上，面向低成本设计，使逻辑门密度、性能和低功耗达到了更高的水平，在很多领域内，是ASIC和ASSP的最佳解决方案. HardCopy II器件实现了最大220万ASIC逻辑门,用于DSP区块的从3万门到140万门,8.8Mb RAM和超过350MHz的系统性能。HardCopy II系列价格、密度和性能优势将扩展Altera在有线/无线通信、存储、数字消费、工业和军事领域的市场份额，这些市场也是Altera结构化ASIC方案成功应用的领域. 与标准ASIC相比，HardCopy结构化ASIC具有多个优势。第一是其更低的总体成本，第二是更短的开发时间和更快的产品面市，第三是从FPGA向HardCopy器件的无缝移植。这些优势使我们有更多的选择来实现成功的产品. 只有Altera能够实现从引脚兼容、功能等价的FPGA原型到结构化ASIC的无缝移植工艺技术。该工艺技术与任何其他ASIC或结构化ASIC方案相比，将开发风险和开发成本降到了最低。设计人员采用Quartus II设计软件和StratixII FPGA 系列，能够在系统内以系统运行速度全面验证其设计功能。在芯片正式投产之前，他们可以试销，甚至对一个设计开发多个不同型号。工程师最终完成设计后，Quartus II软件自动产生交付给Altera HardCopy设计中心的文件。在8至10个星期内，设计中心完成设计向HardCopy II结构化ASIC的移植，实现经过完全测试的原型。 Collett Research International估计超过60％的ASIC设计至少要进行一次以上的重制，导致产品面市推迟、成本预算超支。Altera结构化ASIC设计方法极大的缩短了产品面市的时间，从而帮助设计人员避免了昂贵的重制，降低了总体拥有成本。设计人员采用Altera去年12月份发布的Quartus II软件4.2版，可以对其HardCopy II进行原型设计，在转向产品时，直接进行PCB布板，Altera独特的无缝移植工艺保证能够实现对FPGA的真正置入式替代。 设计人员可以继续使用来自Cadence、Mentor Graphics、Synopsys和Synplicity的综合、验证、时序分析和逻辑等效检查工具。ASIC和FPGA设计人员可以采用他们已有的流程面向HardCopy结构化ASIC进行设计，对任何其他工具培训或增加开发成本的需要降到了最小。 HardCopy II器件与Stratix II FPGA中的设计相比，其内核功耗降低了50％。其接口电路支持233MHz的SDRAM和250MHz的RLDRAM II外部存储器。此外，HardCopy II器件还支持1-Gbps差分I/O和高速接口，如万兆以太网（XSBI）、SFI-4、SPI 4.2、HyperTransport、RapidIO?和最大1 Gbps的UTOPIA 4级接口。 设计人员采用Quartus II 4.2版设计软件可以立即在Stratix II FPGA上开始其HardCopy II原型设计。2005年第三季度将提供第一个HardCopy II器件专用原型。HardCopy II系列具有五种型号，其密度在100万和220万逻辑门之间。100,000块的单价为$15.0.全包移植NRE起价225,000美金，包括进行原型完整测试。 下图为产品外形图.详情请上网:www.altera.com.cn/hardcopy2。 |
 |
分享到：
猜你喜欢
中电网官方微博