“这种FullFlex新型器件提供36Gbps的最大吞吐量,是进行高级处理的应用如无线,图像处理,仪表和SAN/WAN的理想选择。
”| 2月14日讯, 赛普拉斯半导体公司（Cypress Semiconductor）今天推出当今世界吞吐量最高的双端口互连器件系列。这种FullFlexTM新型器件提供了36Gbps的最大吞吐量，与性能最为接近的竞争产品相比高出了50%。它们是业界首批采用90nm工艺技术制造的器件，而且是那些需要进行高级处理的应用（例如：无线、图像处理、仪表和SAN/WAN市场）的理想选择。 FullFlex器件既可以用作处理器间通信存储器，也可以用作单处理器伴随存储器。当被用作伴随存储器时，该器件可提供36Gbps的专用存储带宽，而不受系统读/写比率的影响。当被用于处理器间通信时，其丰富的内置功能简化了电路板设计，并为实现处理器之间的高带宽数据传输创造了条件。 FullFlex器件的最大工作速度为250MHz，是业界最快的。该系列据称是业界唯一的72位总线宽度双端口器件系列，提供了与64位处理器的简易互操作性，而且还包括36位和18位器件。新型FullFlex产品提供了高达36Mb的密度，并且是目前唯一具有双倍数据速率（DDR）能力的双端口互连器件，因此能够在保持现有引脚数目不变的情况下实现系统吞吐量的倍增。 FullFlex系列基于Cypress前几代FLEX系列双端口器件所取得的成功，它采取了一条占板面积兼容型过渡途径。这使得从前的系统设计师能够利用现今的丰富功能。FullFlex双端口器件是利用Cypress的90nm工艺开发而成的，从而实现了较低的成本和较高的密度。这些器件在简化设计（借助集成众多新型功能的方法）的同时获得了高速度和高吞吐量： 可变阻抗匹配 -- 简化了设计，并通过在I/O驱动器上自动执行阻抗调节（以抵消环境变化的影响）的方法免除了采用多个阻抗匹配电阻器的需要。 确定性存取控制 -- 通过在发生数据冲突的情况下提供受控的确定性反馈来缩短处理延迟并简化系统的故障检修。 可选I/O标准 -- 可使设计师实现处理器与不同I/O信令标准的无缝连接，每个端口都支持3.3V LVTTL、2.5V/1.8V LVCMOS和1.4V至1.9V eHSTL。 回波时钟 -- 为出站数据提供伴随参考时钟，从而避免了由板上寄生效应所造成的数据捕获延迟，并提高了工作效率。 DDR模式 -- 通过允许在上升沿和下降沿上对数据进行定时，使得给定总线宽度条件下的系统吞吐量倍增（也可把所需的总线宽度减半，以维持给定的吞吐量）。 目前，密度范围为36Mb～0.5Mb的FullFlex双端口互连器件已开始供应样片，预计将于2006年4月达产。采用484引脚PBGA封装的FullFlex互连器件具有72位总线宽度，而采用256引脚FBGA封装的FullFlex器件具有36位或18位总线宽度。它们可通过配置来提供36、18、9或4Gbps的最大吞吐量。以10000片为批量时，4Mb器件的起售单价低于50美元。 详情请上网:www.cypress.com |
| 2月14日讯, 赛普拉斯半导体公司（Cypress Semiconductor）今天推出当今世界吞吐量最高的双端口互连器件系列。这种FullFlexTM新型器件提供了36Gbps的最大吞吐量，与性能最为接近的竞争产品相比高出了50%。它们是业界首批采用90nm工艺技术制造的器件，而且是那些需要进行高级处理的应用（例如：无线、图像处理、仪表和SAN/WAN市场）的理想选择。 FullFlex器件既可以用作处理器间通信存储器，也可以用作单处理器伴随存储器。当被用作伴随存储器时，该器件可提供36Gbps的专用存储带宽，而不受系统读/写比率的影响。当被用于处理器间通信时，其丰富的内置功能简化了电路板设计，并为实现处理器之间的高带宽数据传输创造了条件。 FullFlex器件的最大工作速度为250MHz，是业界最快的。该系列据称是业界唯一的72位总线宽度双端口器件系列，提供了与64位处理器的简易互操作性，而且还包括36位和18位器件。新型FullFlex产品提供了高达36Mb的密度，并且是目前唯一具有双倍数据速率（DDR）能力的双端口互连器件，因此能够在保持现有引脚数目不变的情况下实现系统吞吐量的倍增。 FullFlex系列基于Cypress前几代FLEX系列双端口器件所取得的成功，它采取了一条占板面积兼容型过渡途径。这使得从前的系统设计师能够利用现今的丰富功能。FullFlex双端口器件是利用Cypress的90nm工艺开发而成的，从而实现了较低的成本和较高的密度。这些器件在简化设计（借助集成众多新型功能的方法）的同时获得了高速度和高吞吐量： 可变阻抗匹配 -- 简化了设计，并通过在I/O驱动器上自动执行阻抗调节（以抵消环境变化的影响）的方法免除了采用多个阻抗匹配电阻器的需要。 确定性存取控制 -- 通过在发生数据冲突的情况下提供受控的确定性反馈来缩短处理延迟并简化系统的故障检修。 可选I/O标准 -- 可使设计师实现处理器与不同I/O信令标准的无缝连接，每个端口都支持3.3V LVTTL、2.5V/1.8V LVCMOS和1.4V至1.9V eHSTL。 回波时钟 -- 为出站数据提供伴随参考时钟，从而避免了由板上寄生效应所造成的数据捕获延迟，并提高了工作效率。 DDR模式 -- 通过允许在上升沿和下降沿上对数据进行定时，使得给定总线宽度条件下的系统吞吐量倍增（也可把所需的总线宽度减半，以维持给定的吞吐量）。 目前，密度范围为36Mb～0.5Mb的FullFlex双端口互连器件已开始供应样片，预计将于2006年4月达产。采用484引脚PBGA封装的FullFlex互连器件具有72位总线宽度，而采用256引脚FBGA封装的FullFlex器件具有36位或18位总线宽度。它们可通过配置来提供36、18、9或4Gbps的最大吞吐量。以10000片为批量时，4Mb器件的起售单价低于50美元。 详情请上网:www.cypress.com |
分享到：
猜你喜欢
中电网官方微博