Tensilica和Virage推出内核优化用IP设计工具包

关键词：IP设计工具包内核优化

时间：2007-01-05 17:36:00 来源：中电网

“16款IP Kit令设计者可针对每一款钻石系列处理器IP核进行优化来满足面积、性能或功耗的要求。

”

Tensilica和Virage Logic推出16种专为Tensilica公司钻石系列标准处理器特别设计的针对内核优化的IP Kit，分别采用了TSMC 130纳米和90纳米 G 制造工艺。这些最新的针对内核优化的IP Kit由Virage Logic公司 ASAP(面积,速度和功耗) 存储器和ASAP 逻辑IP核组成。设计者可针对每一款钻石系列处理器IP核进行优化来满足面积、性能或功耗的要求。

针对内核优化的IP Kit专为4款Tensilica钻石系列标准处理器而开发，这4款可现货供应的处理器涵盖了从小面积、低功耗的控制器到音频处理器和高性能DSP，所有这些处理器在其各自的类别里都以最低功耗和最高性能处于业界领先地位。这些针对内核优化的IP Kit提供了使用Virage Logic公司经过硅片验证的嵌入式存储器IP核和标准单元库的途径，以满足各类市场需求。

Virage Logic公司成立于1996年，迅速成为为复杂集成电路设计提供先进的嵌入式存储器知识产权（IP）技术和市场的领导者。Tensilica成立于1997年7月，专门为日益增长的大规模嵌入式应用需求提供优化的专用微处理器和DSP内核的解决方案。

详情请访问：www.viragelogic.com及 www.tensilica.com.

声明：本网站原创内容，如需转载，请注明出处；本网站转载的内容（文章、图片、视频）等资料版权归原网站所有。如我们采用了您不宜公开的文章或图片，未能及时和您确认，避免给双方造成不必要的经济损失，请电邮联系我们，以便迅速采取适当处理措施；欢迎投稿，邮箱： editors@eccn.com。

分享到：

[上一篇：] 赛普拉斯推出多媒体手机专用Antioch外设控制器

[下一篇：] 麦克雷尔推出3A PWM降压调节器MIC4722