SYNPLICITY 推出全新完全可视化技术TOTALRECALL

TotalRecall 技术能捕获整个设计（模块或完整芯片）过程中的所有信号，其中包括存储器状态、故障发生点之前用户定义的周期数等。整个设计状态以及自动生成的测试工作台随后可导出至 HDL 模拟器，根据需要多次重放，直到找出问题并确保故障排除为止。TotalRecall 专利技术的独特性在于，能用与第一处故障的信号完全相同的信号值在模拟环境中检测故障是否成功排除。

TotalRecall 技术通过在硬件中集成断言功能还可支持强大的硬件验证技术。许多 IC 设计人员在设计流程中使用断言功能，但由于模拟速度较慢，难以充分发挥验证功能。在 FPGA 硬件中合成断言功能后，由于断言检测的速度提高，可以全面采用断言功能，从而有助于验证工作。举例来说，如果在手机引导程序(boot up sequence)中只采用软件模拟器的话，那么完成引导程序时间会超过 30 天。但如果采用运行速度达 20 MHz 的 FPGA 原型设计，那么相同的引导程序所需时间仅为 3 秒钟，从而能全面发挥断言功能，以便快速检测故障并确保故障被有效而迅速排除[1]。通过将 FPGA 原型设计、断言合成以及 TotalRecall 技术完美结合在一起，不仅能够快速检测故障，而且还能避免采用其他方法进行验证时可能发生的故障漏检或无法检测到的情况。

与其他解决方案不同，TotalRecall 技术还可用来查找实时运行硬件条件下的非确定性故障。对这类故障以及其他少见故障来说，几乎不可能确定通过修改 RTL 代码就能真正地排除故障。在此情况下，将 TotalRecall 技术与 FPGA 原型设计的高速度相结合，就能在故障发生前后实现全面的设计可视性，并为用户提供故障是否排除所需的完整环境，这一功能是非常独特的。

Synplicity 看好 TotalRecall 技术的前景，认为它能与项目以外的合作伙伴的技术实现完美集成，特别适于配合原型设计项目合作伙伴的技术。

详情请访问：http://www.synplicity.com/。