Cadence新“锦囊”减少了采用功能验证方法学的风险和时间

关键词：验证锦囊

时间：2007-08-28 11:43:00 来源：中电网

“验证锦囊集成了经过验证的方法学、IP和应用咨询服务，以解决无线和消费电子市场的设计与验证挑战

”

Cadence设计系统公司发布了面向无线和消费电子系统级芯片（SoC）设计的业界最全面的商用的验证锦囊，帮助工程师们采用先进的验证技术，减少风险和应用难度，以满足上市时间要求。 Cadence SoC功能验证锦囊提供了一种经过验证的端到端方法学，它从模块级验证延伸至芯片和系统级高级验证，并包含用于实现和管理的自动化方法学。该锦囊可提供完整的实例验证规划、事务级和时序精确的模型、设计和验证IP、脚本和库文件--它们都在无线领域的一些具有代表性的设计上得到了验证，并提供实用的技术咨询服务。

Cadence的这个新锦囊可以解决工程师在设计和验证SoC设计时面临的关键挑战：确保设计的全面验证、促进复用、管理当今SoC中典型的低功耗模式，确保依赖硬件而定的软件覆盖率，并在非常紧迫的上市时间期限内完成验证。

该锦囊中包含的适用性咨询服务，可以为执行模块、集成、全芯片和SoC的可预测和可重复性验证提供完整和交互式指导，并帮设计团队快速容易地采纳Cadence Incisive? 从计划到闭合方法学。

SoC功能验证"锦囊"包括来自Cadence和第三方的设计和验证IP，包括ARM968E-S?处理器的一个精确的高速模型、包括互连和外设的AMBA PrimeCell IP、ARM RealView Development Suite调试器、来自ChipIdea的USB 2.0、及WiPro的 802.11。该锦囊包括三个主要的流程：架构、RTL模块到芯片、系统级。用户可以将整个锦囊实现为一个集成的流程，或单独选择流程。其中还包含13个workshop模块和40余个hands-on lab，工程师可以使用它们来不断地提高验证生产力。

Cadence Incisive Plan-to-Closure Methodology在今年第四季度将支持Open Verification Methodology，OVM，OVM基于Cadence的Incisive Plan-to-Closure URM模块和Mentor的先进验证方法学模块。

Cadence"锦囊"

Cadence"锦囊"能帮助IC设计师加速特定技术的产品开发，并解决模拟混合信号、芯片级封装(SiP)、覆盖率驱动的功能验证和射频集成电路(RFIC)等EDA技术领域的设计挑战。通过使用Cadence锦囊，客户可以将更多的设计资源集中在设计的差异化上面，而不是用于开发设计基础架构。

详情请访问： www.cadence.com.cn

Cadence新"锦囊"减少了采用功能验证方法学的风险和时间

声明：本网站原创内容，如需转载，请注明出处；本网站转载的内容（文章、图片、视频）等资料版权归原网站所有。如我们采用了您不宜公开的文章或图片，未能及时和您确认，避免给双方造成不必要的经济损失，请电邮联系我们，以便迅速采取适当处理措施；欢迎投稿，邮箱： editors@eccn.com。

分享到：

[上一篇：] 恩智浦推出四路输入HDMI 1.3接收器TDA19978HL

[下一篇：] DS协同Microsoft Visual Studio简化半导体设计