Lattice推出40 Gbps SERDES成帧器接口层5(SFI5) IP核解决方案

Lattice半导体公司近日推出LatticeSC 和 LatticeSCM (总称LatticeSC/M) FPGA系列产品的40 Gbps SERDES成帧器接口层5(SFI5)的IP核。该解决方案利用LatticeSC/M器件中的17个SERializer/DESerializer (SERDES) 通道并包含Lattice SFI5 软IP核，实现了灵活高效的下一代40 Gbps系统。

LatticeSC/M FPGA器件包括4至32通道高速SERDES，支持数据传输率范围覆盖600Mbps到3.8Gbps，在业界目前生产的基于SERDES 的FPGA中具有的最高通道数。嵌入在LatticeSC/M FPGA器件中的flexiPCS 物理编码子层模块支持一组流行的通信数据协议，包括SONET/SDH、Gigabit以太网、光通道、10 Gb以太网 (XAUI)、PCI Express和串行RapidIO。此外，LatticeSCM FPGA系列产品还包括预制的、完全符合标准的嵌入式IP核(SPI4.2, 1G/10G 以太网MACs, PCI Express, 存储器控制器和 CDR)，这些产品采用Lattice 的独特低功耗MACO (Masked Array for Cost Optimization) 结构ASIC模块来实现。这些功能再加LatticeSC的高速FPGA构造和PURESPEED I/O技术，为各种下一代传输应用提供了一个完美的平台。

LatticeSC系列产品不支持MACO功能，但其他方面与LatticeSCM系列完全一样：在15K到115K LUT之间具有5个逻辑密度点，4至32个嵌入式SERDES通道，嵌入式双端口模块RAM的内存容量从1到7.8Mb，通用的2 Gbps PURESPEED I/O数从139 至 942个。LatticeSC和LatticeSCM系列产品均具有8个模拟PLL和12个数字DLL以及充裕的时钟布线，以实现最佳的时钟灵活度。

Lattice独特的MACO嵌入式结构ASIC模块可集成于LatticeSCM FPGA器件，并提供由Lattice公司开发的预制式、符合标准的IP功能，以便缩短系统设计到投入市场的时间。FPGA的LatticeSC/M系列产品受Lattice最新一代设计工具——ispLEVER 7.2版软件工具套件支持。