Lattice为低成本FPGA系列推出多协议3.2 G SerDes

关键词：Lattice 低成本FPGA系列多协议3.2 G SerDes

时间：2009-02-27 11:46:00 来源：LatticeECP3

“器件符合XAUI抖动标准，具有DDR3存储器接口和DSP功能，逻辑单元数为17K至149K。 

”

近日，Lattice半导体公司为第三代低成本65纳米LatticeECP3 FPGA系列推出一款新品——多协议3.2 G SerDes器件，该器件符合XAUI抖动标准，具有DDR3存储器接口和DSP功能，逻辑单元数为17K至149K。与同类的Virtex和 Stratix元件相比，减少了80 ％的静态功耗，动态功耗也降低了50 ％。

LatticeECP3 FPGA系列芯片有320个18x18位乘法器，容量达7Mb的存储器，和16个SerDes通道，速率3.2 Gb/s时，每个通道功耗仅90 mW，提供预加重和均衡功能。ispLEVER设计工具套件支持LatticeECP3 FPGA系列。

LatticeECP3 FPGA系列采用256球至1,156球的BGA封装，可选择128位AES解密算法。（25K量时，LatticeECP3-70、67-K LUT单价 $35起——现在至第三季度供货。）

声明：本网站原创内容，如需转载，请注明出处；本网站转载的内容（文章、图片、视频）等资料版权归原网站所有。如我们采用了您不宜公开的文章或图片，未能及时和您确认，避免给双方造成不必要的经济损失，请电邮联系我们，以便迅速采取适当处理措施；欢迎投稿，邮箱： editors@eccn.com。

分享到：

[上一篇：] Lattice推出可对输出进行编程的系列时钟IC ispClock5400D

[下一篇：] Melexis推出低电压、高ESD的霍尔效应开关MLX90248