ARM发布广泛的高性能、低成本40纳米G物理IP平台

ARM公司开始向台积电的40纳米G制造工艺提供业界最完善的IP平台。这一ARM 最新的、已通过流片验证的物理IP能够满足性能驱动消费产品的高成本效率开发；这些产品要求在不提高功耗的前提下提供先进的功能。这一平台是为那些期望使用40纳米工艺进行设计的开发者设计的，能够促进更高水平的技术创新，同时保持性能驱动消费产品的功耗水平。这些消费产品包括：磁盘驱动器、机顶盒、移动计算设备、网络应用、高清电视以及图形处理器。

通过多通道的逻辑库，ARM平台提供了非常高的灵活性。这些库包括高性能和高密度标准单元库，以及电源管理套件和ECO套件库扩展；后者主要用于解决亚微米设计中的漏电问题。所有的多通道长度库（length libraries）在管脚封装方面全部兼容，使得在标准设计流程中进行单元交换变得非常方便。通过以长通道长度设备（Long Channel Length Devices）取代或补充HVt、RVt或者LVt嵌入层，能够极大地节省功耗和成本，提供更好的性能、更低的泄漏以及更低的制造成本。

此外，该平台还包括嵌入式存储器编译器和接口IP，能够满足众多对性能、功耗和面积的要求。最优化的存储器编译器能够提供最高的片上系统（SoC）性能，减小芯片尺寸，同时利用先进的电源管理技术将系统总功耗降到最低，从而实现更低的芯片和封装成本。先进的电源管理是ARM存储器架构一个基本部分，在SoC中能够显著降低动态功耗和泄漏功耗。高密度存储器连同ARM创新的高速架构和专门针对多处理器的低功耗管理模式一起，可以实现出众的ARM CPU，这在非处理器优化解决方案中是实现不了的。

ARM 40纳米接口IP为SoC设计师提供了一组完善的通用I/O、专用I/O和DDR接口宏。接口IP在设计时被赋予先进的可编程性，这使得它能够在将ARM CPU与外部相连、从而实现多种SoC应用的时候提供非常高的灵活性。这一接口IP中含有一些能够被动态控制的电源和泄漏节省模式，从而进一步优化整体的SoC功耗，并实现更好的电源配置细度。通过使用普通的ESD和电源导轨设计方法论，这一接口IP能够实现无缝的扩充栈（pad ring）集成，并且显著降低可靠性风险。ARM同时还提供业界领先的、高度集成的、全速的DDR PHY解决方案，以及对高速BIST和DFI支持，与专用I/O（例如LVDS物理接口）一起，支持灵活的存储控制器的集成。

ARM物理IP部门执行副总裁兼总经理Simon Segars表示：“ARM在同时开发处理器IP和物理IP方面有着独一无二的地位，使得这两者能够充分地互相补充，并缩短整体设计周期。我们通过在早期与领先的代工厂和EDA公司合作，进一步提高了我们的技术，确保了一个强大的支持基础架构的存在，为设计师提供了一个低风险、经流片验证、具有成本效率的设计战略。通过我们与台积电的战略合作，我们能够用制造工艺对物理设计进行优化，从而提供最理想的结果。”

40纳米G库可以通过http://designstart.arm.com获得。ARM DesignStart 在线项目是业界最完善的在线IP库。DesignStart包含有超过1万个标准单元、存储器和内连库，全部可以在线获取。部分库得到代工厂赞助，可以免费获取。此外，针对一些最受欢迎的ARM处理器系列，该项目还提供已经得到业界验证的处理器设计工具。