微捷码推出基于Talus的RTL-to-GDSII参考流程

微捷码 日前宣布，一款面向包含有SoC知识产权（IP）领域领导者Imagination Technologies公司POWERVR SGX图形加速器核心的片上系统（SoC）设计的RTL-to-GDSII参考流程正式面市。基于最新版的微捷码设计实现系统Talus 1.1®，该流程通过利用近期增强的Talus Design 1.1综合工具优化功能与Talus® COre技术，可在布线期间同时执行时序优化。

此外，它还包括了可提供“即开即用”参考流程的Talus® Flow Manager，使得工程师能够轻松快捷对其特定的基于SGX的设计进行调整。采用这款参考流程和Imagination Technologies的POWERVR图形处理器，设计师将能够让其客户和无线多媒体处理应用实现更快的整体设计收敛并获得更好的性能和可预测性。

Talus：Fastest Path to Silicon

Talus 1.1版本的创建旨在先进工艺节点上提供基于即开即用的设计流程的最佳结果质量，它已被用于40纳米量产芯片的投片，目前正准备进军32纳米和28纳米设计。

Talus Design和Talus Vortex是微捷码RTL-to-GDSII系统的主要组件：Talus Design执行RTL综合和物理优化；而Talus Vortex执行布局、时钟树综合和布线。

Talus COre技术

并发优化布线引擎（Concurrent Optimizing Routing Engine，COre）技术是Talus 1.1版产品改善功能的核心。在先进的工艺图形下，复杂的电阻效应、提高的通孔电阻与串扰会造成布局的门极电路与最终布线间巨大的时序差异。依次处理优化和布线工作所带来的可能是具有不可预测结果的次优解决方案。传统解决方案必须在布线后进行设计优化以获得必要的精度，但这却加长了运行时间。通过利用微捷码独特的统一数据模型架构，Talus COre可在布线期间并发应用全范围的时序优化；从拓扑结构产生到层分配、轨道分配以及DRC清理等布线算法的方方面面均具有时序和串扰意识，这就使得设计的融合速度更快，同时也杜绝了布线后时序意外事件的发生；通过与Talus基于标准延迟格式（SDF）的优化功能结合使用，它无需手工工程变更单（ECO）即可实现时序收敛。

Talus COre 技术的加入使得Talus 1.1版产品可在先进工艺节点技术设计上提供即开即用的最佳结果质量。通过它完成的生产设计提供了较竞争解决方案超过5倍的运行时间改善。在具有200万至400万门、400 MHz到800 MHz频率的40纳米设计上进行的客户beta测试中，Talus 1.1较竞争工具案少了10%的通孔，产生了75%的时序改善。

Talus Flow Manager

Talus 1.1版产品还引入了全新Talus Flow Manager，提供了一个可调的，交付最佳结果的即开即用Talus RTL-to-GDSII设计流程。设计师能够轻松定制参考流程，设计出完全符合自身需要的流程，同时还可针对各种各样项目或应用开发特定流程。附加的参考流程包括多电压设计（MVdd）、多模多角（MMMC）设计以及低功耗高性能设计实现模板。通过使用这些预审合格流程，设计的易用性和采用成本得到了显著改善。