中国电子技术网

设为首页 网站地图 加入收藏

 
 
  • 首页 > 新品 > 赛灵思 Virtex-7 2000T FPGA 和堆叠硅片互联(SSI)技术常见问题解答

赛灵思 Virtex-7 2000T FPGA 和堆叠硅片互联(SSI)技术常见问题解答

关键词:赛灵思 Virtex-7 2000T;FPGA

时间:2011-10-26 15:25:20      来源:Virtex-7 2000T

赛灵思 Virtex-7 2000T FPGA 和堆叠硅片互联(SSI)技术常见问题解答

1.赛灵思要宣布什么消息?

赛灵思公司今天宣布, 其世界容量最大的可编程逻辑器件— Virtex®-7 2000T 现场可编程门阵列(FPGA)开始供货。Virtex®-7 2000T拥有 68 亿个晶体管, 200 万个逻辑单元,相当于 2,000 万个 ASIC 门。这也是首款采用赛灵思独特的堆叠硅片互联(SSI)技术的FPGA。

 

2.今天宣布的消息为何对赛灵思客户非常重要?

Virtex-7 2000T FPGA 为客户提供了两倍于同类竞争产品的容量,同时实现了更高系统集成度,支持更出色的 ASIC 原型和替代功能,这是同样采用 28nm 工艺技术的单硅片器件所无法实现的。此外,在这一代工艺上, 赛灵思比通常单硅片器件方法能够更早为客户提供最大器件。

 

3.为什么 ASIC 原型和模拟仿真是 Vitex-7 2000T 器件的重要目标市场?

就 ASIC 原型和模拟仿真而言,客户希望尽快获得最新型 FPGA。由于软件开发在复杂系统开发周期中常常要占用大量的时间,因此要是等 ASIC 完成后才开始进行软件开发,会耽误整个系统的开发进度,有时甚至要耽误长达 2 年的时间。有了 Virtex-7 2000T 原型或模拟仿真平台,SoC 软件开发就能大大提前,开发人员也不必再苦等 ASIC 的完成。

 

4.Virtex-7 2000T 器件是如何支持系统集成商的?

在提高下一代系统性能和功能的同时降低功耗, 这是设备制造商面临的共同挑战。要想实现上述目标,一种途径就是通过系统集成,减少板上不同 IC 间的 I/O 接口数量,从而降低功耗。这是因为 I/O 接口数量以及 I/O 的性能与功耗成正比。设计性能越高,系统中 IC 数量越多,功耗也就越大。此外还要注意,设计中使用的 IC 数量增多,在不同器件间进行设计分区的难度也会加大,这也会延长开发周期,提高测试成本,而采用 Virtex-7 2000T 器件则能避免上述问题。

 

对于那些之前在系统中采用多个FPGA的通信、医疗、测试测量、航空航天与军用以及高性能计算等领域的设计人员来说,Virtex-7 2000T将使其无需借助并行或者串行I/O, 或者通过片外的 PCB连线与相邻的 FPGA 互联, 即可充分享受到FPGA芯片内高带宽、低时延、低功耗互联机制的优势。  

 

5.Virtex-7 2000T 如何替代 ASIC?

在 28nm 工艺技术节点,ASIC 或 ASSP 的NRE超过 5,000 万美元,而 ASIC 修改则可能将成本再提升近一半。因此,除非面向最稳定的大批量市场应用,否则 ASIC 和 ASSP 的设计只会越来越少被采用。此外,竞争和缩短产品上市时间等这些市场压力也为定制 ASIC 的开发带来了挑战。在此情况下,用一个 Virtex-7 2000T 器件来替代 ASIC,就能实现所需要的系统性能和功能。

 

6.赛灵思所谓“超越摩尔定律”是什么意思?
迄今为止,FPGA 每个工艺节点的发展都遵循摩尔定律,也就是在成本减半的同时实现逻辑容量的翻番。不幸的是,单单依靠摩尔定律,可控的功耗和代工厂良率无法满足市场对资源无止境的需求。SSI 技术让赛灵思得以为市场推出了一个能够应对上述挑战的可行的可编程解决方案。

 

7.客户为什么不能直接将两个或多个 FPGA 互联起来以实现大型设计呢?

这种办法的缺点有三个:

一是可用 I/O 数量不足以在分区设计中连接 FPGA 之间用来传输必须传输的信号的复杂网络,而且也无法支持 FPGA 连接到系统其他部分

二是 FPGA 之间的信号传输时延限制了性能

三是用标准器件 I/O 创建多个 FPGA 之间的逻辑连接会造成不必要的功耗。

 

8.采用 SSI 技术有什么特殊的热管理要求吗?

没有。由于中介层是无源的,因此除了 FPGA 芯片本身功耗外不会造成其他任何热问题。采用 SSI 技术的 FPGA 因此完全相当于一个单芯片器件,当然这么大的单芯片器件目前看还很难生产出来。

 

9.Virtex-7 2000T 器件的功耗有多大?

其功耗约数十瓦,无需“特殊”的冷却法。

 

10. SSI技术是否可靠?

是的。一般说来,SSI 封装架构的内应力小于同样大小的单片式倒装片 BGA 封装,因为较薄的中介层能有效分解堆积的内压力。因此,我们可以通过减少封装中的最大塑性应变来提升热机械性能。

 

11.今天宣布的消息是否意味着赛灵思不支持 3D 堆叠封装?

并非如此。赛灵思同样看好不带中介层的完全 3D IC 堆叠技术前景,但该技术在整个产业中实现标准化还要花更长的时间。

 

12.赛灵思就采用 SSI 技术的器件有没有提出什么设计指南?

赛灵思的 ISE® 设计套件将提供全新及优化特性,协助采用 SSI 技术的 FPGA 器件设计工作。我们还提供了一些设计规则检查 (DRC) 和软件信息,指导用户如何为 FPGA 芯片间的逻辑进行布局布线。此外,PlanAhead 和 FPGA 编辑器工具将增强采用 SSI 技术的 FPGA 的图示,以协助交互式设计的布局规划、分析与调试。

 

13.客户是要自己进行设计分区还是可以通过软件协助来完成此项工作?

软件会自动将不同的设计分配到 FPGA 芯片中,无需用户干预。如果需要的话,用户可对特定 FPGA 芯片中的逻辑进行布局规划。如果没有任何约束的话,软件工具可让算法在 FPGA 芯片内根据芯片间和芯片内连接功能及时序要求智能地放置相关逻辑。

 

14.请介绍一下赛灵思的 7 系列产品。
2010 年 6 月宣布推出的新型 28nm Artix-7、Kintex-7和Virtex-7系列在功耗、性能容量比以及性价比方面实现了全面的突破性创新,进一步丰富了赛灵思的目标设计平台战略。7 系列 FPGA 系列产品采用台积电专门针对低功耗高性能优化的 28nm HPL 工艺技术,实现了架构共享。这种独特的组合将总功耗减少一半,同时使性价比和系统性能均提高一倍,而且带来了世界首款具有 200 万逻辑单元的 FPGA(容量相对于前代产品而言提升了 2.5 倍)。因此,设计人员能根据系统性能、容量或成本的要求对 28nm 产品系列轻松进行应用扩展调整,同时满足不同的功耗预算要求。

 

15.最新 28nm 器件何时供货?

赛灵思28 nm器件的首批供货是在 2011 年 3 月就已经开始向市场供应首款 Kintex-7 器件。此次供货, 使得赛灵思成为了全球半导体领域第一款28nm产品的供应商。

 

 



  • 分享到:

 

猜你喜欢

  • 主 题:PIC®和AVR®单片机如何在常见应用中尽展所长
  • 时 间:2024.11.26
  • 公 司:DigiKey & Microchip

  • 主 题:高效能 • 小体积 • 新未来:电源设计的颠覆性技术解析
  • 时 间:2024.12.11
  • 公 司:Arrow&村田&ROHM

  • 主 题:盛思锐新型传感器发布:引领环境监测新纪元
  • 时 间:2024.12.12
  • 公 司:sensirion

  • 主 题:使用AI思维定义嵌入式系统
  • 时 间:2024.12.18
  • 公 司:瑞萨电子&新晔电子