安森美半导体展示高能效3D传感器层叠技术

安森美半导体 成功鉴定性能并展示首款功能全面的层叠式CMOS图像传感器。相比传统的单片非层叠式设计，这传感器的裸片占用空间更少、像素表现更高及功耗更佳。这技术已成功实现及性能被鉴定于1.1微米(µm)像素的测试芯片，并将于本年稍以产品形式推出。

传统采用单片基板工艺的传感器设计需要单独的裸片区以支持像素阵列和辅助电路。有了3D层叠技术，像素阵列和辅助电路可放在不同基板上分开制作，然后通过硅穿孔技术(TSV)堆叠连接。这样，像素阵列就能覆盖基本电路，实现更有效率的裸片分布。这种方法让设计工程师能够优化传感器的各个部分，如成像性能、成本、功率和裸片尺寸。像素阵列的优化能提高传感器的像素性能，降低噪声水平及增强像素反应。下层电路也可以使用更严格的设计规则来降低功耗。更少的总占板空间支持现今先进的相机模组，这些模组整合了光学图像稳定(OIS)和附加数据存储功能于同一个占用空间。

安森美半导体图像传感器部技术副总裁Sandor Bama表示：“3D层叠技术是令人兴奋的突破，它提高了我们在优化安森美半导体未来传感器的能力。这技术带来制造和设计的灵活性，确保我们整个传感器系列维持性能领先的地位。”

安森美半导体将于美国时间1月6日到8日在拉斯维加斯举行的2015国际消费电子展期间展示其最新的图像传感器技术及产品。