“Synopsys宣布的PCI Express（的PCIe）3.1规范的业界最低功耗的控制器和PHY IP解决方案，显著减少主动和待机功耗的移动片上系统级芯片（SoC）。经芯片验证的Synopsys IPDesignWare为PCIe 3.1规范采用L1子状态以及功率门控技术，包括电源开关，电源岛屿或保留细胞的利用率，降低待机功率小于10微瓦/车道。
”
Synopsys公司（纳斯达克股票代码：SNPS）今天宣布的PCI Express（的PCIe®）3.1规范的业界最低功耗的控制器和PHY IP解决方案，显著减少主动和待机功耗的移动片上系统级芯片（SoC）。经芯片验证的Synopsys IPDesignWare®为PCIe 3.1规范采用L1子状态以及功率门控技术，包括电源开关，电源岛屿或保留细胞的利用率，降低待机功率小于10微瓦/车道。此外，在驱动电源，一种新型发射器的设计和均衡的旁路计划削减有源功率远低于5毫瓦/ GB /车道同时满足的PCIe 3.1电气规范。通过提供一个经过优化以提供最低的功耗PCIe技术的控制器和PHY IP解决方案，新思使设计人员能够将必要的功能集成到他们的SoC和延长移动设备的电池寿命。
“作为一个PCI-SIG成员超过十年，Synopsys公司帮助推动PCIe技术，”阿尔Yanes说，PCI-SIG主席兼总裁。 “的产品，如低功耗IP解决方案支持通过的PCIe架构在移动应用的SoC。”
该的DesignWare PHY IP为PCIe 3.1技术超过多锁相环（MPLLs）所需的PCIe信道性能，前馈均衡（FFE），连续时间线性均衡（CTLE）和可编程判决反馈均衡（DFE），以提高信号的完整性跨高损耗和颠簸的渠道。独立的REFCLK独立SSC（SRIS），参考时钟转发和PCI Express架构的聚集和分叉提供了灵活性和可扩展性的高速片上系统。物理层的自动测试设备（ATE）的测试能力，小面积和可选的引线键合封装降低了材料清单（BOM）成本的总成本。
作为完整解决方案的一部分，该控制器的DesignWare IP用于PCI Express 3.1规范支持L1子状态与在待机模式和非常低的退出延时电源岛或保留细胞降低高达95％的泄漏功率的同时，实现了更快醒来时间。为了降低有功功率，控制器支持系统级电源管理功能，包括延迟容忍报告（LTR），优化的缓冲液冲洗/填充（OBFF）和动态功率分配（DPA）。另外，新思科技验证IP（VIP）的的PCIe架构结合SystemVerilog的源代码，测试套件支持低功耗的方案验证。贵宾提供控制输入，之间退出低功耗子状态的开关。它监视低功耗状态，以及测试套件提供了一组专用的测试，以验证L1子状态的功能。
“更多的功能，更快的性能和更长的电池寿命正在推动在消费电子市场的移动设备的发展，”约翰Koeter，营销IP在Synopsys公司副总裁和原型说。 “通过提供业界最低的功耗的PCI Express IP解决方案，Synopsys公司帮助设计人员满足当今移动应用的严格工艺要求，并加快其进入市场。”
可用性低功耗的DesignWare控制器和PHY IP为PCIe 3.1技术现已上市。验证IP为PCIe 3.1架构以及IP的DesignWare原型套件的PCIe 3.1根联合体和3.1的PCIe端点也已经上市。
声明：本网站原创内容，如需转载，请注明出处；本网站转载的内容（文章、图片、视频）等资料版权归原网站所有。如我们采用了您不宜公开的文章或图片，未能及时和您确认，避免给双方造成不必要的经济损失，请电邮联系我们，以便迅速采取适当处理措施；欢迎投稿，邮箱 ： editors@eccn.com。
中电网官方微博