DS90UR241/124芯片组：24位LVDS串行化器/并行化器

概述
美国国家半导体公司的DS90UR241/124芯片组将24位并行总线转化为一个完全透明的带有嵌入式时钟信息的数据/控制LVDS串行流。这个单一串行流放大器通过消除并行数据和时钟路径间偏斜的问题，经由PCB印制线和电缆传送了24位总线。它通过窄化数据路径节约了系统成本，进而减少了PCB层数、电缆宽度、连接器尺寸和引脚。
DS90UR241/124结合LVDS通过高速I/O发信号。LVDS提供低功率、低噪声的环境，用于在串行传输路径上进行可靠的数据传输。通过优化串行化器运行频率范围内的输出边缘速率，EMI被进一步降低。此外，设备特性预先修正功能利用有损耗电缆将信号传送更长的距离。内部的DC平衡编码/解码被用于支持AC耦合内部互联。利用国家半导体的专有随机锁，串行化器的并行数据对于并行化器完全随机，无需REF CLK。
DS90UR241/124主要特性
5MHz-43MHz嵌入式时钟和DC平衡24:1和1:24数据传输
用户通过位于LVDS输出端的外部电阻器定义预加重驱动能力，并能够驱动长达10m的被屏蔽的双绞线电缆
在发送器和接收器上都具有用户可选择的并行数据的时钟边沿
支持AC耦合数据传输
对发送器和接收器各自独立的电源切断控制
接收器上具有嵌入式时钟CDR（时钟和数据恢复）并且无需参考时钟源
所有的编码RDL（随机数据锁）支持即插即用的应用
LOCK输出标记确保在接收器端的数据完整性
平衡的TSETUP/THOLD位于接收器端的RCLK和RDATA之间
接收器上的可调整PTO（逐步开启）LVCMOS输出将EMI和SSO效应减小到最低限度
@Speed BIST使LVDS传输路径生效
所有LVCMOS输入和控制引脚都具有内部下拉
用于PLL的片上滤波器位于发送器和接收器上
发送器具有48引脚TQFP封装，接收器采用64引脚TQPF封装
纯正的CMOS 0.35μm工艺
电源电压范围为3.3V±10%
温度范围为-40℃到+105℃
超过8kV HBM ESD结构
符合ISO 10605 ESD和AEC-Q100标准
带有DS90C241/DS90C124的后向兼容模式
美国国家半导体 SERDES评估板
国家半导体的SERDES评估套件包括1个DS90UR241串行化器(Tx)板、1个DS90UR124并行化器(Rx)板，以及1个普通的2米USB 2.0高速电缆组件。国家半导体并非建议利用USB 2.0高速电缆组件，只是在这个套件中提供它作为一个通用解决方案来展示芯片组的耐用性。
评估套件的内容：
1）一个带有DS90UR241的串行化器板
2）一个带有DS90UR124的并行化器板
3）一个2米长的USB 2.0高速电缆组件
4）评估套件文件（本指南）
5）DS90UR241/124数据表