低功耗低成本10Gb以太网器件

9月18日讯，富士通美国电子(FMA)公司推出两种新型宏单元器件802.3XAUI和3.125Gbps收发器，能提供有效率的工业标准I/O能力，它结合了该公司的第一流的工艺技术，简化了系统设计过程，降低了产品走向市场的时间。两种宏单元器件都可用作ASIC设计的库单元。它们能用在宽带宽网络高性能的ASIC设计中，如10Gb以太网，WAN路由器或交换背板，也非常适合用在需要3.125Gbps x4数据速率的任何一种背板。

新的XAUI宏单元满足所有的IEEE 802.3ae规范，包括在0.35UI下的没有预补偿的抖动发生器，抖动的误差大于0.60UI峰-峰值。宏单元也符合802.3正弦抖动误差掩模的必要条件。10G以太网的3.125Gbps x4通道单向数据传输速率和IEEE 802.3ae XAUI定义相符，使物理层器件能和上一层器件连接。FMA的市场部经理Yuk Yung说："把XAUI宏单元集成到ASIC，和采用分立的XAUI接口元件相比，减小了线卡的占位面积和功耗。我们的强项是开发具有高速互连技术的高性能和第一流的ASIC。"

XAUI宏单元提供156MHz输入参考时钟，具有4通道CDR Rx以及4通道Tx阵列的并行接口，AC耦合的差分接口以及1.2V 和1.8V的差分PCML。宏单元还集成了1：16的串行器-解串行器(SERDES)，具有16：20变速箱，8B/10B编码和通道对准，作为RTL/排线列表的基于预补偿的Tx均衡，允许有高达12dB的高频损耗。

并行收发器满足SONET/SDH OC-48抖动误差。3.125Gbps并行收发器是可选择的2/4/8/16通道CDR接收器和发送器阵列，满足所有的SONET/SDH OC-48抖动误差要求。
宏单元提供1:16 SERDES功能，其输入参考时钟从156MHz 到195MHz，并行可编数据速率从622Mbps 到780Mbps，从1.25Gbps 到1.56Gbps，以及从2.5Gbps到3.125Gbps。两种新的宏单元的功耗为100mW/通道。每个包括有偏压电路，PLL，最大预补偿，集成的50欧姆端电阻，每个Rx通道的单独双回路基于PLL的 CDR。电源要求是1.2V+/-0.10V 和/或2.5V+/-0.20。结温是0C 到125C。

两种新型宏单元是富士通公司的网络和存储应用方面的IP中最新的。去年六月，公司推出SERDES成帧器接口SFI-5和SFI-4宏单元，用作千兆比特和太拉比特路由器，光交叉交换和DWDM光传输系统的系统级(SoC)ASIC。详情请上网：http://www.fma.fujitsu.com/asic