AD9510/11/12:超低抖动时钟IC

关键词：时钟

时间：2004-12-03 16:09:00 来源：中电网

“ADI公司推出新型超低抖动时钟IC系列AD9510,AD9511和AD9512,满足高性能电子应用如无线基础设备收发器,

”

11月30日讯,ADI公司推出新型超低抖动时钟IC系列AD9510,AD9511和AD9512,满足高性能电子应用如无线基础设备收发器,仪表和宽带基础设备的最严格信号处理的要求.在这些应用中,信号处理方案的速度达到了令人惊骇的程度,而抖动或其它时钟边沿的不确定性,能造成传输误差,对整个系统性能有不利的影响.ADI新的时钟IC具有超低抖动性能(小于微微秒),能使系统提供极为干净的系统时钟,大大地降低系统严格的信号链中的噪音.

除了低抖动,ADI的时钟IC集成了几个关键的功能而改善了系统性能,不需要多种分立元件,从而降低板的空间和最终降低材料清单(BOM)成本.这些特性包括低相位噪音PLL频率合成器核,可编程的分频器以及可调延迟区块.和亚微微秒抖动性能一起,这些特性使ADI的时钟IC成为最大化信号通路性能如ADC,DAC,直接数字合成器(DDS)和混合信号前端器件(MxFE)中业界最好的元件.

ADI的时钟IC包括时钟分配和产生两种器件.时钟分配器件包括AD9610,AD9511和AD9512.这些器件在整个频率范围内具有亚微微秒的性能,比其它解决方案有更高的集成度和更好的可编程性.

低相位噪音和低抖动是降低信号通路整体噪音的关键.ADI的时钟分配IC具有LVPECL输出以及用户可选择的LVDS和CMOS.LVPECL输出工作在800MHz,附加的抖动小于250毫微微秒(0.25ps)rms. LVDS和CMOS输出分别工作在800MHz和250MHz.在LVDS和CMOS两种模式,附加的抖动小于0.3ps.LVPECL和LVDS时钟输出的电压电平是可编程的,是系统设计者能确定已知应用的最佳电压摆幅.AD9510提供最好的灵活性,总数8个单独的时钟输出中能混合LVPECL,LVDS和CMOS逻辑.对于需要不多输出的设计者,AD9511和AD9512把5个独立输出封装在更小的封装内,以降低功耗.

ADI的时钟分配IC不需要产生门延迟和相移的外接元件,采用分频器极大地增加了功能性.每个时钟分频器能在1-32间的整数比内编程,以灵活处理PCB上多个频率.分频器功能还包括用户可选择的失调,用来控制通路-通路的相位.因为器件在分频器区块内进行相位控制器,能得到比用等效分立元件实现的更低的抖动.

ADI的时钟分配IC具有片内可编程延迟特性,使用户能调整数据转换器与数字ASIC,FPGA以及数字上/下变换器间的建立和保持时间,不用再增加额外的时钟硬件.所有三种AD951x器件包括至少一路时延精细调整,可编程的满刻度从1ns到10ns.6比特的延迟字提供了64种延迟设定,每步大小低到16ps.

AD9510和AD9511集成了低相位噪音1.5GHz PLL频率合成器核.PLL是最适合用在时钟应用上,由可编程分频器,低噪音相位频率检测器,精密的电荷泵和可编程反馈分频器组成.对于不需要片内PLL的应用,AD9512提供两个1.5GHz 时钟输入和5个单独的时钟输出.

现在可提供AD9510的样品,批量生产在2005年二月.AD9511和AD9512的样品在2004年12月提供,批量生产在2003年3月.AD9510是64引脚LFCSP封装.1K量的单价为$11.95.所有这三种器件的工作温度从-40度到85度C.

声明：本网站原创内容，如需转载，请注明出处；本网站转载的内容（文章、图片、视频）等资料版权归原网站所有。如我们采用了您不宜公开的文章或图片，未能及时和您确认，避免给双方造成不必要的经济损失，请电邮联系我们，以便迅速采取适当处理措施；欢迎投稿，邮箱： editors@eccn.com。

分享到：

[上一篇：] EP2S130/180:业界最大容量FPGA

[下一篇：] EMTCG96-3G:有独特闪存的智能卡IC