“ispClock5620A器件能产生多达20个时钟输出,每个可单独编程输出抖动,I/O标准和频率选择, 支持DDR II,QDR II以及许多通信时钟应用.
”| 12月5日讯,Lattice公司推出它的第二代增强零延迟时钟发生器ispClock 系列产品ispClock5600A器件以及第一个可提供的产品ispClock5620A.可编程基于E2CMOS 的ispClock5620A器件能产生多达20个时钟输出,每个可单独编程输出抖动,I/O标准和频率选择.这种非易失性在系统内编程的ispClock5620A和Lattice的第一代产品ispClock5600在引脚上兼容,但提供了各种有意义的特性和增强性能.该器件支持DDR II,QDR II以及许多通信时钟应用,非常适合在背板线路卡中的时钟发生和分布应用. 这一系列的有意义的性能增强,包括ispClock5600A的最大VCO工作频率已增加到800MHz,支持从单一主频中同时产生受欢迎的时钟频率如33.33MHz, 100 MHz, 133.33 MHz 和50 MHz.输入时钟范围扩展(5MHz到400MHz)到支持8.192MHz,这是受欢迎的通信时钟频率.此外,器件的通用扇出缓冲器能作为DDR II和QDR II存储器的时钟源(高达400MHz). ispClock5600A采用7个片内计数器(输入,反馈和5个输出),提供精细粒度的输出频率.高性能通用扇出缓冲器引脚到引脚的最大歪斜为50ps,不管组合和频率如何,而周期到周期(峰-峰)的输出抖动最大值小于70ps,周期抖动小于12ps(rms).每个时钟网相对于基准输入的输出歪斜能进一步控制它的延迟增量变56ps(超前或滞后),以补偿电路板时钟网络走线长度的差别.此外,基准输入和通用扇出缓冲器支持各种电平的多种受欢迎的单端和差分逻辑标准(LVCMOS, LVTTL, HSTL, SSTL, LVDS, LVPECL, 差分 HSTL, 差分SSTL).输入终止和每个输出的输出阻抗能单独调整,以便和每个走线阻抗匹配,从而得到高信号完整性的时钟网. 采用ispClock5600A的优点: 增加线路卡设计的时序富余量: ispClock5600A器件的静态相位偏移小于100ps,因此,器件非常适合局部电路板时钟相位需要和中心背板时钟对准的应用如先进的TCA和医疗设备,或分配主时钟到各个ASIC和FPGA,和CPU总线接口. 单片产生用于QDR II和DDR II存储器的时钟:许多通信板采用QDR II和DDR II存储器,而ispClock5620A器件提供了单片解决方案. ispClock5600A的通用扇出缓冲器能单独配置用于差分HSTL标准(用于QDR II)或差分SSTL标准(用于DDR II).此外,时钟频率也能根据设计中所用的存储器速度单独设定这些输出标准. 通过补偿时序延迟简化时钟网络布局:时钟网络的走线受到制约,以维持连接到同一时钟网络的多个器件的时序完整性.通常,设计者采用蜿蜒的走线,以适应特别长的时钟走线.因为时钟输出边沿用ispClock5600A器件能精确的歪斜,设计者可根据需要安排时钟走线,而由于时钟走线长度所引起的时钟边沿到达时的延迟得到补偿. 降低由于时钟边沿失谐所引起的电路板EMI发射:为了满足严格的EMI标准,设计者通常求助于扩展频谱时钟.但是,扩展频谱时钟会有意地引入抖动, 多个器件的一致时钟边沿会扩散峰值功率发射.可是,增加抖动在许多应用是不值得的. ispClock5600A器件的精细的输出抖动特性能使设计者交错时钟边沿,每步大约156ps,扩散了时钟边沿而不会引起抖动,从而是优异的方法来控制电路板的EMI发射. 现在可提供系列中的第一个器件ispClock5620A.它是100引脚TQFP封装,有商用和工业用温度范围.量大时(10K以上)的单价为$6.80.也可提供评估套件PACsystemCLK5620A,价格为$295.0. 详情请上网:www.latticesemi.com |
12月5日讯,Lattice公司推出它的第二代增强零延迟时钟发生器ispClock 系列产品ispClock5600A器件以及第一个可提供的产品ispClock5620A.可编程基于E2CMOS 的ispClock5620A器件能产生多达20个时钟输出,每个可单独编程输出抖动,I/O标准和频率选择.这种非易失性在系统内编程的ispClock5620A和Lattice的第一代产品ispClock5600在引脚上兼容,但提供了各种有意义的特性和增强性能.该器件支持DDR II,QDR II以及许多通信时钟应用,非常适合在背板线路卡中的时钟发生和分布应用. 这一系列的有意义的性能增强,包括ispClock5600A的最大VCO工作频率已增加到800MHz,支持从单一主频中同时产生受欢迎的时钟频率如33.33MHz, 100 MHz, 133.33 MHz 和50 MHz.输入时钟范围扩展(5MHz到400MHz)到支持8.192MHz,这是受欢迎的通信时钟频率.此外,器件的通用扇出缓冲器能作为DDR II和QDR II存储器的时钟源(高达400MHz). ispClock5600A采用7个片内计数器(输入,反馈和5个输出),提供精细粒度的输出频率.高性能通用扇出缓冲器引脚到引脚的最大歪斜为50ps,不管组合和频率如何,而周期到周期(峰-峰)的输出抖动最大值小于70ps,周期抖动小于12ps(rms).每个时钟网相对于基准输入的输出歪斜能进一步控制它的延迟增量变56ps(超前或滞后),以补偿电路板时钟网络走线长度的差别.此外,基准输入和通用扇出缓冲器支持各种电平的多种受欢迎的单端和差分逻辑标准(LVCMOS, LVTTL, HSTL, SSTL, LVDS, LVPECL, 差分 HSTL, 差分SSTL).输入终止和每个输出的输出阻抗能单独调整,以便和每个走线阻抗匹配,从而得到高信号完整性的时钟网. 采用ispClock5600A的优点: 增加线路卡设计的时序富余量: ispClock5600A器件的静态相位偏移小于100ps,因此,器件非常适合局部电路板时钟相位需要和中心背板时钟对准的应用如先进的TCA和医疗设备,或分配主时钟到各个ASIC和FPGA,和CPU总线接口. 单片产生用于QDR II和DDR II存储器的时钟:许多通信板采用QDR II和DDR II存储器,而ispClock5620A器件提供了单片解决方案. ispClock5600A的通用扇出缓冲器能单独配置用于差分HSTL标准(用于QDR II)或差分SSTL标准(用于DDR II).此外,时钟频率也能根据设计中所用的存储器速度单独设定这些输出标准. 通过补偿时序延迟简化时钟网络布局:时钟网络的走线受到制约,以维持连接到同一时钟网络的多个器件的时序完整性.通常,设计者采用蜿蜒的走线,以适应特别长的时钟走线.因为时钟输出边沿用ispClock5600A器件能精确的歪斜,设计者可根据需要安排时钟走线,而由于时钟走线长度所引起的时钟边沿到达时的延迟得到补偿. 降低由于时钟边沿失谐所引起的电路板EMI发射:为了满足严格的EMI标准,设计者通常求助于扩展频谱时钟.但是,扩展频谱时钟会有意地引入抖动, 多个器件的一致时钟边沿会扩散峰值功率发射.可是,增加抖动在许多应用是不值得的. ispClock5600A器件的精细的输出抖动特性能使设计者交错时钟边沿,每步大约156ps,扩散了时钟边沿而不会引起抖动,从而是优异的方法来控制电路板的EMI发射. 现在可提供系列中的第一个器件ispClock5620A.它是100引脚TQFP封装,有商用和工业用温度范围.量大时(10K以上)的单价为$6.80.也可提供评估套件PACsystemCLK5620A,价格为$295.0. 详情请上网:www.latticesemi.com |
分享到：
猜你喜欢
中电网官方微博