矽玛特推出4声道高清晰音频编解码器系列

在硬件方面，ADI公司发布了ADF4156和ADF4002，为各种无线基站设备提供低频和高频PLL解决方案，包括那些支持GSM, PCS, DCS, WiMAX, SuperCell 3G, CDMA和W-CDMA网络的设备。ADF4156是一种分数N PLL合成器，工作频率为6 GHz，是业界工作频率最高的分数N器件之一。ADF4156适合用在无线收发器和发射机中的上变频和下变频部分实现本地振荡器。对于低频的需求，ADI公司提供新的ADF4002。ADF4002频率合成器的工作频率为350 MHz，在无线接收器和发射器中用于实现时钟调理、时钟产生和中频（IF） LO产生。

有了这些新的PLL合成器和增强的ADIsimPLL工具，ADI公司进一步增大了它的贡献--为设计工程师提供具有高性能并有助于降低无线系统开发难度的创新解决方案。ADIsimPLL从四年前推出至今已经被下载了25000多次，它已经稳固了它成为目前用于PLL电路设计的最综合全面的设计和评估工具的地位。

ADIsimPLL 3.0版
ADIsimPLL 3.0版是已经广受欢迎的ADIsimPLL设计工具的重大升级版本。该仿真器提供一个综合的PLL设计和仿真组件，适合ADI公司各种PLL频率合成器，从而实现快速的原型开发和设计优化。

ADIsimPLL 3.0版支持六种新器件，包括新的ADF4156。该工具在9～18号仿真器中增加了PLL环路滤波器结构的种类。九种新环路滤波器结构中的许多都包含了更高阶的有源滤波器，可以增强对杂散信号的抑制，尤其是在分数N设计中。为了支持输入并保存VCO和参考振荡器数据库，ADIsimPLL 3.0版提供一种新的专用VCO和参考库文件编辑器，允许浏览VCO或参考振荡器库文件，以及用户输入VCO频率和相位噪声数据。在ADIsimPLL 3.0版中，在FreqDomain页上计算并显示PLL的闭环增益，而相位噪声曲线已经经过增强以便显示出PLL中每种噪声源的贡献。ADIsimPLL新版本还提供一个经过重大扩展的VCO/VCXO（压控晶体振荡器）库集，可以自动搜索满足用户频率要求的合适VCO。其它的增强特点包括ADF4360-8输出匹配电路的自动设计和抖动特性影响分数N设计的建模。另外，ADIsimPLL 3.0版与ADIsimPLL早期版本的文件兼容。

关于ADF4156
ADF4156的工作频率为6 GHz，是目前市场上已有的业界最高频率的分数N PLL器件之一。该器件在无线收发器和发射机中的上变频和下变频部分实现本地振荡器。它包括一个低噪声数字相位频率检测器（PFD），一个精密电荷泵和一个可编程的参考除法器。有一个基于Σ-Δ的分数内插器用于支持可编程的分数N除法。其INT，FRAC和MOD寄存器定义了一个总的N除法器（N = ( INT + ( FRAC/MOD ) )）。其RF输出相位对于要求输出和参考之间具有特殊相位关系的应用是可设置的。ADF4156还具有减少周期滑移的电路，无需修改环路滤波器就可加快锁定时间。该器件的电源电压范围为2.7～3.3 V，不使用时可以待机，从而降低了系统总功耗。ADF4156与ADI公司的ADF41xx系列频率合成器引脚兼容。

关于ADF4002

ADF4002是一种低频（350 MHz带宽）、低相位噪声的PLL，用于无线系统中的时钟调理电路。该器件可用于实现无线接收器和发射器中的时钟净化、时钟产生和IF LO产生。ADF4002具有一个最小值N，在时钟产生和调理应用中允许一定的灵活性。该器件包含一个低噪声数字PFD，一个精密电荷泵，一个可编程的参考除法器和可编程的N除法器。其14 bit的参考计数器（R计数器）允许在PFD输入端选择REFIN频率。如果该PLL与外部的环路滤波器和VCO配合使用的话，可以实现一个完整的合成器。该器件的电源电压范围为2.7～3.3 V。

供货与报价

ADIsimPLL 3.0版现在可以从ADI公司的网站（www.analog.com）免费下载，因此允许设计工程师在本地进行仿真。ADF4156目前可提供两种封装选择，一种是LFCSP（引脚架构芯片级封装），一种是TSSOP（薄小外形封装），千片订量报价为3.57美元/片。ADF4002现在可提供LFCSP和TSSOP两种封装，千片订量报价为1.95美元/片。

详情请访问：www.analog.com