CADENCE与MENTOR通过SYSTEMVERILOG验证方法学实现协作

Cadence与Mentor已经投入技术和资源开发该方法学和基础库。该方法学将会按照标准源代码开放的许可证方式提供，即Apache License, Version 2.0.

OVM以及支持的类库包含了基本的应用功能，这对建造高级面向对象的、覆盖驱动型验证环境，以及SystemVerilog中的可复用VIP是非常必要的。OVM将验证实践嵌入其方法学和库中，降低了使用SystemVerilog的复杂性。OVM将会大幅缩短创建验证环境所需的时间，容易地集成验证IP，并保证代码的可移植性和复用。

源码开放许可证简化了IP开发与发布
与其它一些同类产品不同，OVM库将是源码开放的，兼容于SystemVerilog IEEE-1800，可移植于任何支持该IEEE标准的模拟器。它依照Apache 2.0授权条款，易于用户和IP开发者重载OVM代码或衍生代码，并获得多家EDA供应商的支持。

对基于事务处理的建模和系统级验证的内在支持
OVM支持SystemVerilog的事务级提取和RTL的独特组合，以及和其它支持系统级设计和验证的高级语言的混合应用。下一代系统级芯片（SoC）设计已经提高了事务处理级建模和验证领域的需求。不断提高的需求包括需要结合基于软件模拟、基于硬件的验证平台，以及已建立的事务处理级接口标准。

供应情况

OVM预计将于2007年第三季度向某些客户预先发布。包含方法学和支持库的成品版正式发布预计为今年第四季度。2008年预计将会添加更多的新功能。Cadence与Mentor已经共同协作，保证OVM将可以在他们的模拟器上运行，并且可以向下兼容他们现用的环境，如Mentor Graphics的AVM，以及Cadence的Incisive Plan-to-Closure Methodology (URM 模块)。

详情请访问：www.cadence.com.cn 及 http://www.mentor.com/