中国电子技术网

设为首页 网站地图 加入收藏

 
 

SYNPLICITY为 HAPS ASIC 原型设计系统增添新成员HAPS-51

关键词:HAPS-51 HAPS ASIC 原型设计系统

时间:2007-09-27 11:38:00      来源:中电网

最新 HAPS-51 为加快 SoC 验证速度带来了高性能和板上存储器

Synplicity宣布又为 HAPS (High-performance ASIC Prototyping System) 产品系列增添新成员 HAPS-51。HAPS-51采用业界最大的FPGA 阵列 Xilinx Virtex?-5 LX330 和板上存储器,加快了 ASIC 验证的速度。先前的 HAPS 系统在存储器存取方面采用子板,而最新的 HAPS-51 则采用位于板上并靠近 FPGA 器件的存储器。因此,HAPS-51 系统提供了一种低成本、高性能的原型设计解决方案,能显著缩短当前极具挑战性的 SoC 设计的开发时间。HAPS 系统是 Synplicity 功能强大的 Confirma 全速 ASIC/ASSP验证平台的核心。

HAPS-51 系统采用模块化的可延伸架构,提供了专为满足 SoC 设计人员和软件开发人员需求而设计的多种有效功能与特性。与所有 HAPS 系统一样,HAPS-51 也采用HapsTrak 标准,这是一系列有助于确保前后代 HAPS 主板间及子板间进行互连与扩展的引脚布局和机械特性标准。FPGA 与板上 DDR2 存储器模块紧密相连,可实现灵活高速的存储器存取,这使 HAPS-51 成为适合所有 SoC 设计的一款支持嵌入式处理器和较大软件内容的独特验证平台。与所有 HAPS-50 系统一样,HAPS-51 也采用可编程时钟发生器,支持高级监控和自检测特性以及远程配置与设置功能。此外,多块功能板可以叠加或互联,以支持几乎任何尺寸的ASIC、ASSP 或 SoC 设计。

详情请访问:http://www.synplicity.com




 
  • 分享到:

 

猜你喜欢

  • 新品
  • 新闻
  • 方案

  • 主 题:IO-Link 技术介绍及相关设计解决方案
  • 时 间:2024.05.22
  • 公 司:ADI & Arrow