中国电子技术网

设为首页 网站地图 加入收藏

 
 

FARADAY选择CADENCE VOLTAGESTORM用于低功耗签收

关键词:CADENCE VOLTAGESTORM 低功耗签收

时间:2007-11-16 11:19:00      来源:中电网

全面的静态和动态功率分析能力可以实现复杂低功耗设计的精确签收分析

Cadence设计系统公司与领先的ASIC和硅智产(SIP)无晶圆IC设计公司智原科技宣布智原已经采用Cadence VoltageStorm 功率分析技术进行低功耗签收,并支持智原的尖端低功耗设计。智原使用VoltageStorm的静态和动态功率分析检验其高级低功耗设计技术,包括功率门控、去耦合电容优化和多电源多电压(MSMV)规划。

智原有一套现成的功率分析解决方案,目前已经成功发展到90纳米级别。不过由于意识到了65纳米及以下级别低功耗签收带来的新技术挑战,智原对目前市面上所有商用的功率分析和电压降解决方案进行了深入的评估。VoltageStorm功率分析被选为精确检验智源的复杂低功耗设计的惟一解决方案。此外,VoltageStorm分析和Cadence SoC Encounter RTL-to-GDSII系统(智源所选的设计实现方案)的结合,带来了一个卓越的解决方案,能够在实现过程中优化电源开关和去耦合电容,它被证明对智源有着极高的价值。

VoltageStorm的静态和动态功率分析是Cadence低功耗解决方案的一个关键构成,也是Encounter? IC设计平台不可或缺的一部分,它可以检验全芯片电压降和电源连线的电迁移。去耦合电容和电源开关的自动优化也通过与SoC Encounter系统的紧密结合成为可能。

VoltageStorm功率分析可以让低功耗设计团队将电压降控制到最低,避免电迁移,将新增退耦电容和电源开关的效率最大化,有助于保证强劲的功率网络设计,避免其成为芯片故障的原因。

详情请访问:www.faraday-tech.comwww.cadence.com



 
  • 分享到:

 

猜你喜欢

  • 新品
  • 新闻
  • 方案

  • 主 题:安森美数字助听芯片的创新
  • 时 间:2024.05.09
  • 公 司:安森美

  • 主 题:IO-Link 技术介绍及相关设计解决方案
  • 时 间:2024.05.22
  • 公 司:ADI & Arrow