SYNPLICITY 推出系统级实施与IP集成工具

System Designer 是 Synplicity 的 ReadyIP 计划的重要组成部分，该计划旨在简化 FPGA 系统设计中 IP 的获取、评估与使用。ReadyIP 计划使用户能通过采用集成于 Synplicity 业界领先的综合工具中的System Designer进行 IP 评估并在购买之前在其设计方案中进行试用（请参见相关新闻稿：Synplicity 推出 ReadyIP 计划：业界首个面向 FPGA 实施的通用安全 IP 流程）。

System Designer 工具接受符合SPIRIT Consortium 的 IP-XACT IP 描述标准的 IP 输入，并输出顶级 RTL 以及随时用以综合整个设计的 Synplify 项目文件。System Designer 用户还可通过集成于 Synplicity 产品的 Web 浏览器访问并使用第三方 IP。利用Synplify Pro 和 Synplify Premier FPGA 设计实施工具，设计人员可通过 System Designer 的功能从参与 ReadyIP 计划的 Synplicity 合作伙伴处浏览并下载 IP，（目前这些合作伙伴包括ARM、CAST、Gaisler Research 以及 Tensilica）从而针对其 FPGA 设计方案轻松评估所选择的不同 IP。

System Designer 建立在开源 Eclipse 的基础之上，这是一项为出色可扩展性制定的业界标准。。此外，System Designer的功能还允许 Synplify Pro和Synplify Premier 用户维护并展开已经转换为IP-XACT格式的、内部开发的系统级构建块及组件，并能在不同设计方案和不同系列的 FPGA 器件中重复使用这些构建块和组件。

定价与供货情况
我们为 2008 年 4 月起维护服务生效的 Synplify Pro、Synplify Premier 与 Certify 客户免费提供System Designer。该产品可立即提供。

详情见：http://www.synplicity.com