S2C发布TAI Player Pro 3.1版本软件加速FPGA设计

S2C公司宣布3.1 版本的TAI Player Pro软件的发布。TAI Player Pro 3.1版本将提供SoC设计者大量的新功能以降低在 FPGA上建立设计原型的挑战。在此次发布中，最具特色之一的就是多FPGA内置逻辑分析仪，它可以通过同步调试分割到多颗FPGA的设计，来大大提高SoC设计师的产量。大体上讲，TAI Player Pro软件使用户能够轻松地在FPGA原型上实现从RTL级编译SoC设计,在FPGA上调试mapped到FPGA中的设计原型，以及在仿真中将FPGA原型和ESL模型连接起来。

S2C的用于多颗FPGA的 ILA是自动整合在TAI Player Pro的编译流程中的。在导入一个设计之后，TAI Player Pro用户可以在易于查找的RTL设计树中先选择RTL设计中的“wire”和“register”作为设计中的“探针”。接下来，当设计被综合及分割之后，用户可以在不同FPGA的“探针”列表中为ILA指定专有的“trigger”和“trace”信号。同时用户还可以根据自己的调试需要以及FPGA中可以的“memory”资源的多少来为每一个ILA选择该ILA的大小，并选择设计中的时钟做为该ILA的采样时钟。接下来，设定好“trigger”和“trace”信号的ILA逻辑模块就会自动的插入到用户的FPGA设计当中。最后，当设计被布局布线并下载到FPGA后，用于可以像操作其它任何标准的逻辑分析器那样开始运行ILA：设置trigger条件、triggering并写出ILA的trace数据的VCD波形到用户的电脑中。除次之外，S2C的ILA提供了在多颗FPGA中跨越式的triggering能力,并且能够将多颗FPGA产生的trace数据同时写出来。

TAI Player Pro软件同样提供了很多额外的功能来加快用户在FPGA上建立SoC设计原型的速度。RTL级的探针功能让用户轻松地在任何设计层次中寻找到“wire”和“register”，并且也将这些信号拉到FPGA的边界或ILA中。TAI Player Pro还配有EDIF级的分割引擎，能让用户容易地将多个设计模块分组并放入多颗FPGA中。新的子板映射功能可以通过使用现成的子板的管脚映射文件集来很大的简化FPGA的管脚配置任务。最后，SCE-MI模式让用户在“事务处理级”上使得FPGA中的设计能够和PC中的高层设计“协同建模”。

TAI Player Pro 3.1版本可以直接运用于S2C第三代高速SoC原型硬件——Virtex-5 TAI Logic Module。一个V5 TAI Logic Module能够提供多达660万的ASIC gate得容量，并且多块TAI Logic Module还能够通过堆叠的方式进一步扩展容量。用户可以通过TAI Player Pro软件，经过TAI Logic Module上的USB2.0接口来产生设计clock ，下载FPGA，运行自测试硬件，以及运行ILA。