DVB-S2:新型浮点和数字视频广播内核

关键词：dsp

时间：2005-06-03 13:39:00 来源：中电网

“Xilinx公司推出基于Xilinx Virtex-4 FPGA和Spartan-3E FPGA的最新的DSP IP库,包括有浮点运算符

”

5月19日讯,Xilinx公司推出基于Xilinx Virtex-4 FPGA和Spartan-3E FPGA的最新的DSP IP库,包括有浮点运算符,DVB FEC编码器核以及增强性能的现有核如Turbo卷积译码器UMTS/3GPP, Reed Solomon 译码器, Reed Solomon编码器, Viterbi译码器,直接数字合成(DDS), MAC FIR滤波器,复数乘法器核和乘法累加器.这些核的增强性能包括全部支持最新的ISE 7.1i开发工具和性能,硅利用率或两者的更好的优化.

新的和Oinetig联合开发的浮点LogicCORE模块提供几十吉浮点运算/秒(GFLOPPS),支持先进通信和雷达系统的处理要求.新核,包括Xilinx ISE?软件,使用户能降低元件数量,因此由于采用FPFA实行浮点运算而降低整个系统成本.

新的数字视频广播卫星版本2(DVB-S2) FEC编码器核用来在DVB-S2系统中实现FEC,是基于有低密度奇耦校验(LDPC)的Bose-Chaudhuri-Hochquenghen (BCH)级联.从香农界定来说,内码有时所引起的性能仅为0.7dB,而采用Xilinx Virtex-4器件时,提供极高的编码输出速率,大约为700Mbps.

浮点运算核通过并行提供特别高的浮点算法性能,使得在先进的自适应信号处理系统如智能天线系统能进行出色的加权计算.这种系统的算法字长能降低到IEEE754单精度,大大节省了FPGA的资源和功耗.它的主要特性包括:

IEEE-754标准兼容浮点运算,支持加/减,乘法,除法,比较和开方根运算,
能配置成每个时钟周期的单指令高速运算,
参数化的分数和指数字长,包括单双精度,
包括多周期除法,以降低单精度的资源要求.

DVB-S2 FEC编码器核为设计者提供了用于DVB-S2系统的FEC编码区块.为了增加核的吞吐量,输入和输出数据字长能加宽到允许内部进行并行处理数据.它的关键特性包括:

用于DVB-S2系统的正向误差修正(FEC),支持所有的核速率以及正常帧和短帧,

允许进行并行运算,通过设定输入/输出比特数到4,以增加吞吐量,

速度和区域完全优化,

采用单时钟的全同步设计.

详情请上网:www.xilinx.com/dsp

声明：本网站原创内容，如需转载，请注明出处；本网站转载的内容（文章、图片、视频）等资料版权归原网站所有。如我们采用了您不宜公开的文章或图片，未能及时和您确认，避免给双方造成不必要的经济损失，请电邮联系我们，以便迅速采取适当处理措施；欢迎投稿，邮箱： editors@eccn.com。

分享到：

[上一篇：] HSMF-C113/5:三种色彩的表面安装LED

[下一篇：] APP650:高性能降低成本的网络处理器